반도체 웨이퍼의 파워라인을 상단이아닌 후면쪽으로 옮기는 이유와 파워라인 위치에 따라 성능이 어떤 영향을 미치나요?
반도체 웨이퍼의 파워라인의 위치에 따라서 성능이 다르다고 하던데요
그렇다면 상단이 아닌 후면쪽으로 옮기는 이유와 파워라인 위치에 따라서 성능오 어떤 영향을 미치는건가요
안녕하세요. 서종현 전문가입니다.
전력 공급 네트워크의 위치는 반도체 칩의 성능에 중요한 영향을 미칩니다.
최근에는 칩 성능 향상을 위해 웨이퍼의 파워 라인을 기존의 상단으로 옮기는 기술이 연구 및 적용되고 있습니다.
파워 라인을 후면으로 옮기는 주요 이유는 다음과 같습니다.
신호 간섭 최소화 : 기존에는 전력선과 신호선이 모두 웨이퍼 상단에 함께 배치되어있어, 신호선과 전력선 간의 간섭(노이즈)이 발생하기 쉽습니다. 파워 라인을 후면으로 분리하면 신호선의 안정성이 향상됩니다.
전력 효율 증대 : 칩 내부의 트랜지스터에 전력을 공급하는 경로가 짧아지고 효율적으로 설계될수있습니다. 이는 전력선에서의 저항 손실과 전압 강하를 줄여줍니다.
배선 공간 확보 : 상단에 있던 파워라인이 후면으로 이동하면서 상단에는 신호선 배치를 위한 더 많은 공간이 확보됩니다. 이는 고밀도 회로 설계에 유리합니다.
파워라인 위치에 따른 성능 영향은 주로 다음과 같습니다.
속도향상 : 전압강하가 줄어들면 트랜지스터가 더 안정적으로 작동하여 스위칭 속도를 높일수있습니다.
소비 전력 감소 : 전력 공급이 효율적이 되면 동일 성능을 유지하면서 더 낮은전압으로 동작시키거나, 불필요한 전력 손실을 줄일수 있습니다.
신뢰성 증대 : 노이즈 감소와 효율적인 전력 공급은 칩의 전체적인 안정성과 신뢰성을 높이는데 기여합니다.
결론적으로 파워라인을 후면으로 옮기는것은 반도체 칩의 고성능화, 저전력화, 고밀도화를 위해 중요한 기술적 시도이며, 이를 통해 칩의 속도, 효율 , 신뢰성 등 전반적인 성능이 향상될수있습니다.
안녕하세요. 김상규 전문가입니다.
소위 말하는
백사이드 파워 딜리버리 시스템인데요.
인텔에서 개발해온 기술입니다
BS PDN(Backside Power Delivery)
이 기술은
인텔의 18A 및 20A ( 1.8 및 2.0nm) 공정에 적용될 예정이며
현재는 양산 중인 7 nm (타사 4nm 동등 수준) 공정에 적용하여 테스트가 진행되었습니다.
BS PDN 은
전력선들을 웨이퍼 후면으로 이동시켜
전력과 시그널 배선을 분리하는 것인데요.
기존은 트랜지스터 위에 시그널과 파워배선이 겹겹이 쌓인 형식이라면
BS PDN 은 트랜지스터를 경계로
시그널은 전면, 파워는 후면을 분리한 것입니다.
1. 장점Back End of Line 에서 증가된 via 저항 개선
트랜지스터 성능 개선
소비 전력 감소
시그널 과 파워 선 사이 간섭 제거
Logic 트랜지스터 밀도 상승
클럭 주파스 6%이상 증가, 전력소모(IR전압감소) 감소
E-코어 Die 영역에서 셀 사용율 90%이상 증가시킴
기존공정과 차이점
웨이퍼 후면 과잉 실리콘 제거로 강성이 적어
웨이펀 전면 시그널에 캐리어 웨이퍼를 붙이는 구조 유지
이는 공정을 복잡하게 하는 이유
공정 복잡은 비용으로 연결
BS PDN 의 문제점
공정 변화에도 불구하고 높은 수율 확보
시그널과 파워 배선이 트랜지스터 양면에 위치하면서 열배출에는 불리
Backside 측 파워를 제거하고, 트랜지스터 레이어에 접속해야 하므로
칩 디버그 작업이 용이하지 않음
인털에 BS PDN 적용 최초 파운드리가 될것이나
실제 양산 시
기존 PDN 대비 좋은 퍼포먼스를 나타낼 지는 미지수입니다.
안녕하세요. 안다람 전문가입니다.
웨이퍼 파워라인을 후면으로 옮기는 이유는 상단에서의 전력 및 신호배선의 혼잡한 구조를 벗어나 복잡성을 감소시킬수 있으며 신호 간섭을 줄여 웨이퍼 상단의 공간을 더욱 효율적으로 사용이 가능합니다.
후면에 배치 함으로 써 공간의 효율적 사용으로 셀 활용률이 90%까지 개선되며 노이즈 감소로 인해 전반적인 반도체 성능 향상과 전력 효율이 높아지게 됩니다.