자격증
가끔믿음직한사슴벌레
루프 필터의 저항과 커패시티 면적을 키우면 지터는 일부 개선되지만 면적 오버헤드가 너무 크고 칩 사이즈 제한으로 인해서 무작정 늘릴수도 없는 진퇴양난의 상황입니다.
면적 효율성을 유지하면서 고주파 노이즈와 지터 특성을 동시에 만족시키기 위해서 3차 이상의 고차 루프 필터를 설계할 때의 폴과 제로 배치 최적화 팁이 궁금합니다.
2개의 답변이 있어요!
안녕하세요. 최정훈 전기기사입니다.
면적의 한계를 극복하려면은 2차 폴의 대역폭 5에서 10배 바깥에 두고 고차 폴은 전하 펌프에 바짝 붙여보세요. 제로는 대역폭 1/4 지점에 두어서 위상 여유를 챙기시고 각 단에 커패시터 비율을 일대 1대 10 이하로 조절하면은 면적의 오버헤드를 최소화할 수 있죠. 이렇게 폴과 제로 배치를 세밀하게 가져가시면은 칩 사이즈 제한 속에서도 지터와 고주파 노이즈를 잘 잡으실 수 있으실 겁니다.
채택 보상으로 203베리 받았어요.
채택된 답변안녕하세요. 김종식 전기기사입니다.
네, 면적을 크게 늘리지않으면서 지터와 고주파 노이즈를 같이 잡으려면 , 핵심은 대용량rc로 무조건 낮추는 것”보다 루프 대역폭과 폴·제로 위치를 역할별로 분리하는 것입니다.
3차 이상 PLL 루프 필터 기준으로 보면, 보통 주 제로는 루프 안정성과 위상여유 확보용, 추가 폴은 고주파 PFD/CP 리플과 VCO 쪽 노이즈 차단용으로 배치합니다. 실무적으로는 먼저 원하는 루프 대역폭을 정하고, 첫 번째 제로를 그보다 낮거나 비슷한 영역에 두어 위상여유를 확보한 뒤, 두 번째·세 번째 폴은 루프 대역폭보다 충분히 높은 쪽에 배치해 폐루프 안정성을 해치지 않으면서 고주파 감쇠만 추가하는 방식이 일반적입니다.
중요한 건 추가 폴을 너무 낮게 내리지 않는 것입니다. 폴을 루프 대역폭 근처까지 끌어내리면 고주파 노이즈는 잘 줄어도 위상여유가 급격히 나빠져 peaking이나 settling 악화, 심하면 지터가 오히려 증가할 수 있습니다. 그래서 대체로 추가 폴은 루프 BW보다 몇 배 높은 곳에서 시작해서 시뮬레이션으로 최적점을 찾는 게 안전합니다.
면적 절약에는 큰 C 하나 대신 작은 C 여러 개를 역할별로 쓰는 방식이 유리한 경우가 많습니다. 예를 들어 주 적분용 커패시터는 꼭 필요한 크기만 유지하고, 고주파 억제용 추가 폴은 비교적 작은 C와 큰 R 조합으로 만들면 면적 효율이 좋아집니다. 다만 저항을 너무 크게 키우면 열잡음과 공정편차 영향이 커지므로 무작정 고저항화도 피해야 합니다.
또 하나 중요한 포인트는 루프 필터 자체만 최적화하지 말고 노이즈 전달함수를 같이 보는 것입니다. 참조/PFD/CP 노이즈는 대체로 루프 BW 안쪽에서 잘 전달되고, VCO 노이즈는 루프 BW 바깥쪽에서 지배적이므로, 최적 BW는 이 둘의 교차점 부근에서 정하는 것이 일반적입니다. 그 다음 고차 필터의 추가 폴을 써서 reference spur와 charge-pump ripple만 더 깎는 식으로 접근하면 면적 대비 효과가 좋습니다.
실무 팁으로는 ① 먼저 2차 등가 모델로 목표 BW·PM 확보 → ② 첫 zero로 damping 확보 → ③ 추가 pole은 BW의 3~10배 근처에서 시작 → ④ jitter integration + phase margin + settling + spur를 동시에 sweep → ⑤ PVT corner와 CP mismatch까지 포함해 최적화 순서가 가장 효율적입니다.
한 줄로 정리하면, 3차 이상 필터는 “추가 폴을 BW보다 충분히 높게 두고, zero는 안정성 확보에 쓰며, 작은 C + 큰 R 조합으로 고주파 감쇠를 추가하는 방식”이 면적 효율과 지터를 동시에 잡기 좋습니다.
원하시면 제가 다음 답변에서 Type-II 3차 CP-PLL 기준으로 R1, C1, C2 값과 pole/zero 주파수 잡는 실제 설계 예시까지 숫자로 보여드릴게요.