연산 증폭기의 반전 입력단과 비반전 입력단의 특징은 무엇인가요?

Question

아날로그 회로 설계에서 신호의 증폭, 덧셈, 적분 등 다양한 연산을 수행하는 핵심 집적회로인 연산 증폭기의 이상적인 특정과 동작 원리가 무엇인가요?

Answer 1

안녕하세요. 김재훈 전문가입니다.

연산 증폭기의 비반전 입력단은 입력 신호와 동일한 위상의 출력을 만들고 입력 임피던스가 높은 반면 반전 입력단은 신호의 위상을 반대로 뒤집어 출력하며 귀환 회로 형성의 기준이 됩니다. 이상적인 연산 증폭기는 무한대의 전압 이득 무한대의 입력 임피던스 영의 출력 임피던스 무한대의 대역폭 특성을 가집니다. 두 입력단 사이의 전압차가 영이 되는 가상 단락과 입력단으로 전류가 들어가지 않는 가상 개방 원리를 바탕으로 기본 동작이 이루어집니다 이러한 특성을 바탕으로 외부에 저항이나 콘덴서를 연결하여 신호의 증폭 덧셈 적분 등 다양한 아날로그 연산을 정밀하게 수행합니다

Answer 2

안녕하세요. 강세훈 전문가입니다.

연산 증폭기의 비반전 입력단은 입력과 같은 위상의 출력을 내고 입력 임피던스가 매우 높습니다.

반전 입력단은 입력의 위상을 180도 뒤집어 출력하며 음의 피드백 회로의 기준이 된답니다.

이상적인 연산 증폭기는 무한대의 이득,무한대의 입력 임피던스,0의 출력 임피던스, 무한대의 대역폭을 가진답니다.

Answer 3

안녕하세요. 이수민 전문가입니다.

연산 증폭기는 두 입력단의 전압 차이를 아주 크게 키워서 내보내는 소자예요. 출력은 A×(V+ − V−)예요. 비반전 입력(+)에 들어온 신호는 같은 방향으로 나오고, 반전 입력(−)에 들어온 신호는 뒤집혀서 나와요.

이상적인 연산 증폭기는 증폭률 A가 무한대이고, 입력 저항도 무한대라 입력단으로 전류가 전혀 들어가지 않아요. 출력 저항은 0이라 부하가 바뀌어도 출력 전압이 그대로예요.

이대로 쓰면 아주 작은 차이에도 출력이 전원 전압 끝까지 튀어요. 그래서 출력을 저항으로 반전 입력에 되먹이는 음의 피드백을 걸어요. 그러면 출력이 스스로 조절되며 두 입력 전압이 거의 같아지는 가상 단락 상태가 돼요.

비반전 입력을 접지하면 반전 입력도 0V(가상 접지)로 유지돼요. 여기에 입력 저항 Rin과 피드백 저항 Rf를 달면 이득이 −Rf/Rin인 반전 증폭기가 되고, 입력 저항을 여러 개 연결하면 전류가 합쳐져 덧셈기가 돼요. 피드백 자리에 축전기를 넣으면 전하가 쌓이며 적분기가 돼요. 신호를 비반전 입력에 넣으면 이득이 1+Rf/R1이고, 입력 저항이 매우 커서 센서 신호를 받기에 좋아요 :)

Answer 4

안녕하세요. 최정훈 전문가입니다.

반전은 신호 위상을 180도로 뒤집고 비반전은 모양 그대로 증폭을 합니다. 이것은 입력받는 단자의 극성에 따라서 출력되는 전압의 방향이 달라지기 때문입니다. 그래서 신호 부호를 반대로 바꾸거나 계산을 하실 때는 부를 지키면서 비반전을 씁니다.

그리고 이상적인 연산 증폭기는 입력 저항이 무한되고 출력 저항이 0입니다. 왜냐하면은 입력적으로는 전류를 안 쓰고 출력할 때는 손실 없이 전압만 밀어줘야 하기 때문이죠. 거기다가 두 입력 단자의 전압이 같아지는 가상 단락 성질 덕분에 다양한 연산 회로를 만들 수가 있는 겁니다.